RISC-V（簡稱ISA，instruction set architecture）是加州大學伯克利分校（UC Berkeley）設計并發布的一種開源指令集架構，其目標是成為指令集架構領域的Linux，應用覆蓋IOT（Internet of Things）設備、桌面計算機、高性能計算機等眾多領域。

當前指令集架構存在的一些問題，是RISC-V產生的原因：

絕大多數指令集架構都是受專利保護的，限制了競爭的同時也扼制了創新。（可歸納為專利保護性）

當前的指令集架構都比較復雜，不適合學術研究，而且很多復雜性是因為一些不合理的設計或者背負歷史包袱所帶來的。（可歸納為復雜性）

當前的指令集架構都是針對某一領域的，為此對應的指令集架構針對該領域做了大量的領域特定優化，缺乏一個統一的架構可以適用多個領域。（可歸納為針對性）

商業的指令集架構容易受企業發展狀況的影響，比如：Alpha架構就隨著DEC公司的被收購而幾近消失。（同企業發展關聯性強）

當前已有的各種指令集架構不便于針對特定的應用進行自定義擴展。（可擴展性差）

在第４屆Risc-v專題研討會上宣布成立了Risc-v基金會，Risc-v即將進入一個快速發展的階段。

有若干成熟的、可商業化的、采用Risc-v架構的芯片問世，并得到大規模應用；

性能逼近主流桌面處理器；

主流處理器與采用Risc-v架構的開源處理器組成的異構系統；（異構系統的形成）

移植到Risc-v架構的操作系統更加穩定可靠；

采用上百個簡單Risc-v核的多核并行計算；

計算機教學中采用Risc-v作為范例教學；

調試功能得到進一步加強。

RISC-V的最終目標

將ISA打造成完全開放的指令集架構，免費提供給學術界和工業界。

能夠適合直接在硬件上實現。

避免對某一種微體系結構風格或者實現技術“過度體系結構化（over-architecting）”的ISA，但是也能夠高效地利用任何一種技術實現。

支持通用的軟件開發

ISA支持豐富的用戶級ISA擴展和各種特殊的變種。

對應用程序、操作系統內核、硬件實現的32位、64位地址空間變種。

ISA支持高度并行的多核、眾核實現，包括異構多處理器等。

可選的變長指令，支持擴展可用的指令編碼空間、支持一個可選的密集指令編碼，以提高性能、靜態代碼大小和能耗效率。

一個可完全虛擬化的ISA，以簡化虛擬機監督管理器（Hypervisor）的開發。

ISA支持新的管理員級（supervisor-level）和虛擬機監督管理級（hypervisor-level）ISA設計。

Risc-v ISA指令集架構，完成了多款RISC-V處理器實現，包括幾款硅片制造。如下圖所示。

1 RV32I基本整數指令集

1.1基本整數子集的程序員模型

1.2基本指令格式

1.3立即數編碼變種

1.4整數計算指令

1.5控制轉移指令

1.6 Load和store指令

1.7 存儲器模型

1.8 控制和狀態寄存器指令

2 RV32E、RV64I、RV128I基本整數指令集

由于飛利信參照開源指令集Rv32IMC進行MCU芯片研發，其他指令集技術文檔不作具體翻譯，如有需要，詳見https://riscv.org/specifications/ Chapter 3-5。

BSD許可證是一個自由軟件許可協議，對使用和重新分發軟件施加最小的限制。這和版權許可證形成鮮明對比，達到互惠互利共享的要求。最初的BSD許可協議是用于其同名Berkeley Software stribution(BSD)類unix操作系統。最初的版本已經修改，修改后的BSD許可證在今天廣泛使用，類似于最初BSD許可證版本。BSD許可證是一個簡單的許可，只需要在BSD許可下以源代碼格式重新分發所有代碼。

標準ISA擴展是由單個字母構成的名字。例如，基本整數核心的最前面4個標準擴展是：“M”表示整數乘法和除法，“A”表示原子性存儲器指令，“F”表示單精度浮點指令，“D”表示雙精度浮點指令。任何RISC-V指令集變種，都可以簡潔地通過將基本整數前綴和所包含的擴展連接起來描述。例如，“RV64IMAFD”。RISC-V ISA標準擴展使用了其他的保留字母，例如“Q”表示四精度浮點，“C”表示16位壓縮指令格式。

Rv32IMC是Risc-v ISA的重要變體之一，BottleRocket在GitHub 進行了RV32IMC微處理器的開源實現。